玻璃基板凭借其卓越的光电物理特性，已成为先进光电封装领域的理想平台。在电学性能方面，玻璃基板表现出极低的介电常数与损耗因子，能够有效保障高频信号传输中的低衰减和高保真度，为构建高性能电互连系统提供坚实基础，同时为其极高的体电阻率提供优异的电气隔离特性，显著抑制通道间的信号串扰，提升系统整体的信号纯净度。

2023年，Intel宣布将推出全球首款玻璃基板，用于下一代高功率处理器，计划2030年在单个封装上实现1012个晶体管的集成目标。这一举措以玻璃中介层为核心，融合三维异构集成与光电共封装技术，旨在突破传统电互连的带宽-功耗瓶颈，为高性能计算与光互连领域开辟新路径。Intel提出两种玻璃中介层封装方案，来实现光电芯片的高密度融合。

Intel提出的两种封装方案的对比分析 来源：《玻璃基共封装光学前沿技术及应用》（王珍珍等）

第一种为微凸点键合方案。光子集成电路（PIC）与电子集成电路（EIC）通过微凸点在玻璃中介层上3D堆叠，构成紧凑光电引擎。同时，通过在玻璃中介层上制作玻璃波导，将光电探测器和激光器件等与PIC连接，形成的光电引擎系统与专用集成电路（ASIC）芯片并排放置在同一集成平台上，实现ASIC、PIC、光源以及外部光纤网络的高密度、短距离、低功耗互连。此方案延续并强化了现有的3D和2.5D封装技术，并与目前成熟的倒装焊工艺相兼容，堆叠虽然缩短了PIC和EIC之间的互连距离，但微凸点本身引入寄生电感/电容，对超高速信号完整性存在限制，且凸点尺寸和节距也限制互连密度的进一步增大。

第二种为Cu—Cu混合键合方案，EIC与PIC直接通过Cu—Cu混合键合3D堆叠，消除微凸点限制。芯片间互连间距可缩小至10μm以下，实现超高密度互连，且直接键合的电学寄生效应极弱，支持>224Gbit/s的单通道超高带宽与低功耗信号传输。该方案近乎实现单片集成的2.5D/3D融合，是下一代互连标准的关键使能技术，但对芯片表面平整度、洁净度及对准精度提出纳米级极端要求，属于先进封装领域的尖端挑战。

两种方案的组装流程精密且严谨。具体步骤为：

1.在玻璃基板上蚀刻一个腔体并制作TGV通孔，空腔用于精准放置PIC芯片以实现光学平面控制，TGV提供垂直电互连和散热路径；

2.使用精密夹具将带有芯片贴装的PIC放置在腔体内；

3.使用模塑树脂填充芯片周围的间隙，并进行研磨抛光以为后续高精度RDL光刻和混合键合工艺铺垫，形成全局平坦化的表面；

4.制作光电互连的结构，在平坦化的表面制作RDL，实现ASIC、PIC/EIC堆叠单元及其他元件间的水平电气连接；

5.在玻璃中介层上制作嵌入式玻璃波导，构建封装内部的光信号路由网络；

6.采用微凸点键合或Cu—Cu键合实现电气互连，组装光纤耦合器，并将其与玻璃波导的端面进行高精度光学对准，最后连接外部光纤阵列，完成光信号的输入与输出。

Intel玻璃基板光电共封装技术，是先进封装领域的颠覆性创新。尽管面临纳米级制程挑战，但随着技术迭代，该方案有望成为下一代高功率处理器、AI加速器及高速光模块的核心封装选择。

参考来源:

王珍珍.玻璃基共封装光学前沿技术及应用